


Progettazione Elettronica Digitale

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Memorie a semiconduttore

- ➔ Memorie non volatili
- ➔ FPGA




Memorie a semiconduttore


- Aspetti comuni alle memorie a semiconduttore
- 1ª Parte: memorie volatili
  - DRAM
  - SRAM
  - CAM
- 2ª Parte: memorie non-volatili
  - Mask-programmed ROM
  - EPROM
  - EEPROM
  - FLASH

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Classificazione delle memorie a semiconduttore




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Memorie non-volatili

- Usate per
  - Codice che non cambia (p.es. BIOS)
  - Look-up table (p.es. FSM next state/output logic)
  - Dati che cambiano di rado
- Mask programmed ROM
  - Usate insieme a circuiti logici per realizzare tabelle
  - Contenuto stabilito durante la fabbricazione
- EPROM (erasable programmable) e FLASH
  - Richiedono un processo di fabbricazione speciale (floating gate technology)
  - Scrittura lenta rispetto alle RAM, usano un sistema di programmazione speciale per produrre tensioni elevate e temporizzazioni
  - Lettura può essere abbastanza veloce
  - La riscrittura è un processo molto lento, richiede prima una cancellazione
    - EPROM – cancellazione tramite raggi UV
    - EEPROM – cancellabile elettricamente

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Memorie a semiconduttore

- Aspetti comuni alle memorie a semiconduttore
- 1ª Parte: memorie volatili
  - DRAM
  - SRAM
  - CAM
- 2ª Parte: memorie non-volatili
  - Mask-programmed ROM
  - EPROM
  - EEPROM
  - FLASH

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

ROM basata su MOS di tipo NOR




1	0	1	1
0	1	1	0
1	0	1	0
1	1	1	1

Tutte le wordline a livello basso, eccetto quella *selezionata*

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


ROM basata su MOS di tipo NOR



Tutte le wordline a livello <u>basso</u>, eccetto quella *selezionata*

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


ROM basata su MOS di tipo NOR



Tutte le wordline a livello basso, eccetto quella *selezionata*

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

ROM basata su MOS di tipo NOR




Tutte le wordline a livello basso, eccetto quella *selezionata*

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Rom basata su MOS di tipo NAND

0	1	0	0	WL [0]
1	0	0	1	WL [1]
0	1	0	1	WL [2]
0	0	0	0	WL [3]




Non ci sono contatti verso V_{DD} o GND
→ Riduzione *drastica* di dimensione rispetto alla NOR ROM

Ritardi di lettura *maggiori* rispetto alla NOR ROM

Tutte le wordline a livello alto, eccetto quella *selezionata*

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Rom basata su MOS di tipo NAND




Non ci sono contatti verso V_{DD} o GND
→ Riduzione *drastica* di dimensione rispetto alla NOR ROM

Ritardi di lettura *maggiori* rispetto alla NOR ROM

Tutte le wordline a livello alto, eccetto quella *selezionata*

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Rom basata su MOS di tipo NAND




Non ci sono contatti verso V_{DD} o GND
→ Riduzione *drastica* di dimensione rispetto alla NOR ROM

Ritardi di lettura *maggiori* rispetto alla NOR ROM

Tutte le wordline a livello alto, eccetto quella *selezionata*

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Rom basata su MOS di tipo NAND




Non ci sono contatti verso V_{DD} o GND
→ Riduzione *drastica* di dimensione rispetto alla NOR ROM

Ritardi di lettura *maggiori* rispetto alla NOR ROM

Tutte le wordline a livello alto, eccetto quella *selezionata*

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Memorie a semiconduttore

- Aspetti comuni alle memorie a semiconduttore
- 1ª Parte: memorie volatili
  - DRAM
  - SRAM
  - CAM
- 2ª Parte: memorie non-volatili
  - Mask-programmed ROM
  - EPROM
  - EEPROM
  - FLASH


} Programmable ROM

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

MOS con gate flottante (FAMOS)




Sezione del dispositivo




Simbolo

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Programmazione del MOS con gate flottante



Iniezione di cariche nel gate flottante per effetto valanga



Dopo la rimozione delle tensioni elevate le cariche restano intrappolate nel gate flottante





La programmazione determina tensioni di soglia maggiori (5 V non saranno più sufficienti per accendere il MOS)

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Variazione della tensione di soglia


- Transistore MOS standard: V_{th} fissa
- MOS con gate flottante: V_{th} può essere modificata tramite
  - Programmazione
  - Cancellazione






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

‘1’ logico e ‘0’ logico




- Leggere un bit vuol dire:
1. Applicare V_{read} al control gate
2. Misurare la corrente di drain I_d del MOS con gate flottante
- Organizzazione a matrice:




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Flash NOR a confronto con NAND

- Flash NOR
  - ✓ Accesso casuale
  - ✓ Lettura veloce (ad accesso casuale)
  - ✓ Scrittura e cancellazione lente
  - ✓ Usata soprattutto per il codice (accesso casuale)




- Flash NAND
  - ✓ Accesso a pagine
  - ✓ Alta densità, costo inferiore
  - ✓ Più veloce in scrittura e cancellazione
  - ✓ Usata soprattutto per i dati con accesso sequenziale



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Efficienza nell'uso dell'area di silicio

- I contatti verso GND limitano la densità nelle flash di tipo NOR
  - 2.5x differenza in area/cella




[Fonte: Samsung, 2000]

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Circuito di memoria flash NAND

- Densità molto elevata




[Memoria NAND flash da 113 mm², 32 Gb, 3b/cella]

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Memoria flash 3D

- Varie flash Samsung
- Da 24 a 176 transistor “impilati”
- NAND a *decine di ingressi*
  - Molto *lenta*, ma molto *compatta*





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Confronto tra memorie flash

- NOR preferite per codice: **lettura veloce, scrittura lenta**
- NAND preferite per dati: **scrittura veloce, costo inferiore**

	Tipo Flash	Prestazioni	Applicazioni
Memoria codice	NOR -Intel/Sharp -AMD/Fujitsu/Toshiba	Importante: - Accesso casuale veloce -Scrittura a livello di byte Accettabile: - Scrittura lenta - Cancellazione lenta	Memorizzazione codice programmi - Telefoni mobili - DVD, BIOS Set TOP Box
Memoria dati	NAND -Samsung/Toshiba	Importante: - Scrittura veloce - Cancellazione veloce - Lettura sequenziale veloce Accettabile: - Accesso casuale lento	Dimensioni ridotte - Macchine foto digitali - Silicon Audio, PDA - Memoria di massa come Silicon Disk-Drive

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Caratteristiche flash NAND/NOR

- NAND preferite per la *scrittura più rapida* e per la *densità superiore*

Characteristic	NAND Flash: MT29F2G08A	NOR Flash: MT28F128J3
Random access READ	25µs (first byte) 0.03µs each for remaining 2,111 bytes	0.12µs
Sustained READ speed (sector basis)	23 MB/s (x8) or 37 MB/s (x16)	20.5 MB/s (x8) or 41 MB/s (x16)
Random WRITE speed	≈300µs/2,112 bytes	180µs/32 bytes
Sustained WRITE speed (sector basis)	5 MB/s	0.178 MB/s
Erase block size	128KB	128KB
ERASE time per block (TYP)	2ms	750ms

[Fonte: Micron, 2006]

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Flash NAND in SD-CARD ed SSD








10 chip di
memoria flash

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Operazioni su memoria flash

- Operazioni
  - Lettura
  - Scrittura o Programmazione
    - Modifica lo stato di un bit da 1 a 0
  - Cancellazione
    - Cambia lo stato di tutti i bit da 0 a 1
- Unità base per le operazioni
  - Pagina
    - Lettura/Scrittura (nelle Flash NAND)
  - Blocco
    - Cancellazione




[Fonte: J. Lee, 2007]

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esempio: diagramma funzionale SAMSUNG K9K8G08U0M flash NAND

A2




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Tempo di vita di una flash NAND

- La degradazione limita il numero di cicli di scrittura/cancellazione (P/E)
  - Occorrono codici ECC

Cell Vth Shift



Program/ Erase Time Variation




[Fonte : Samsung, 2000]

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Memoria FLASH seriale

A3

- Piccola flash a basso consumo (NAND o NOR) che usa l'interfaccia seriale **SPI** per accedere ai dati serialmente
  - Trasmissione/ricezione di 1 bit alla volta
- Semplifica i collegamenti della scheda elettronica in cui è montata rispetto alle flash con accesso parallelo
  - Riduce ingombro, consumo e costo
- Protocollo SPI a 4 fili
  - CS_L → Chip Select (active Low)
  - SI → Serial Input
  - SO → Serial Output
  - SCK → Serial Clock




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Logiche programmabili

- Componenti programmabili
  - Struttura generale
  - Strutture base
  - Tecnologie e classificazione
  - Esempi di componenti complessi
  - Evoluzione tecnologica
  - Flusso di progetto


2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Circuiti logici programmabili

- Componenti “standard”
  - Fabbricazione comune (bassi costi)
  - Funzioni definite dall’utente finale (alta flessibilità)
- Diverse tecniche
  - Parola chiave → PROGRAMMABILE
    (funzione, interconnessioni, parametri, ...)
  - Programmazione permanente/modificabile
  - PLA, FPGA, ...
- Possibile definire logica, I/O, memoria
  - Interconnessioni definite dall’utente
  - Parametri elettrici in parte definibili dall’utente


2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Tipi di circuiti programmabili

- Definizione della configurazione con memorie
  - RAM / PROM / EPROM / EEPROM / FLASH / ...
- Funzioni logiche realizzate con
  - Strutture AND-OR (somma di prodotti, ...)
  - Tabella look-up, multiplexer, ...
- Celle di I/O
  - Parametri elettrici fissi o programmabili
- Interconnessioni:
  - locali/globali/veloci/...
- Recentemente anche delle parti analogiche

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Programmable Logic Array (PLA)

- Matrice di invertitori (NOT), porte AND e porte OR
- Permette di realizzare qualsiasi funzione logica (con un numero massimo di ingressi e di uscite)
- Esempio: sistema con ingressi I_1, I_2, I_3, I_4 e uscite O_1, O_2, O_3, O_4 in cui

$$\begin{cases} O_1 = \overline{I_2} \cdot I_3 \\ O_2 = I_1 \cdot \overline{I_4} + I_1 \cdot I_2 + \overline{I_3} \cdot I_4 \\ O_3 = I_1 \cdot I_2 \\ O_4 = \overline{I_2} \cdot I_3 + I_1 \cdot \overline{I_4} \end{cases}$$

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Logiche programmabili: PLA



- Matrice generica AND – OR (non programmata)

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Singolo termine AND



$$O_1 = \overline{I_2} \cdot I_3$$

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini

OR di termini AND: AND-OR




$$O_1 = \overline{I_2} \cdot I_3$$

$$O_4 = \overline{I_2} \cdot I_3 + I_1 \cdot \overline{I_4}$$

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Funzione completa



$$O_1 = \overline{I_2} \cdot I_3$$

$$O_3 = I_1 \cdot I_2$$


$$O_4 = \overline{I_2} \cdot I_3 + I_1 \cdot \overline{I_4}$$

$$O_2 = I_1 \cdot \overline{I_4} + I_1 \cdot I_2 + \overline{I_3} \cdot I_4$$

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Logiche programmabili: FPGA


- FPGA: field programmable gate array
- Logiche programmabili complesse (fino a decine di milioni di porte equivalenti)




2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Esempio di componente complesso








I/O Blocks (IOBs)




Programmable Interconnect



Configurable Logic Blocks (CLBs)

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Informazioni di programmazione


- Memoria volatile
  - RAM, registri
  - La configurazione deve essere scaricata da memoria esterna a ogni accensione
- Memoria non volatile, riprogrammabile
  - EPROM / EEPROM / FLASH
  - Possibilità di “correzioni” cancellando e riprogrammando
- Memoria non volatile, non riprogrammabile
  - Programmazione a fusibili → PROM
  - EPROM / EEPROM / FLASH senza cancellazione (One-Time-Programming: OTP)
  - Meno flessibile ma più robusta (avionica, spazio)

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Tecnologia con memoria volatile



2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Concetto di look-up-table (LUT)

- Una look-up-table (LUT) può realizzare funzioni logiche *arbitrarie* a n ingressi
- Idea di base: memorizzare una tavola di verità in memoria SRAM
- Esempio: LUT a 2 bit

A	B	OR	AND	…
0	0	0	0	…
0	1	1	0	…
1	0	1	0	…
1	1	1	1	…


Quante funzioni a 2 ingressi si possono rappresentare?

E quante funzioni a n ingressi?

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Multiplexer e SRAM per implementare funzioni logiche

- Multiplexer (MUX) realizzati a pass-transistor o transmission-gate
- La programmazione dei MUX è realizzata con celle SRAM



2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Esempio: LUT a 3 ingressi



2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini

The Design Warrior's Guide to FPGAs
Devices, Tools, and Flows. ISBN 0750676043
Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

Esempio: LUT a 3 ingressi




The Design Warrior's Guide to FPGAs
Devices, Tools, and Flows. ISBN 0750676043
Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Blocco logico tipico di una FPGA

- LUT a 4 ingressi
  - Implementa logica combinatoria
- Flip-flop
  - Collegabile all'uscita della LUT per realizzare logica sequenziale



2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Blocchi logici configurabili (CLB) per FPGA





2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Tecnologie di memoria EEPROM


A1

- Electrically-erasable programmable read-only memory
- Basate su MOS a *gate flottante*
- Tensione di programmazione V_{pp} standard $(5\ \mathrm{V})$
  - Il MOS opera come interruttore
- Tensione di programmazione V_{pp} **elevata**
  - *Iniezione* di elettroni nel gate flottante
  - Il *gate carico* porta il MOS in OFF (cancellazione)
- *Numero limitato* di cancellazioni
  - EEPROM cancella e riscrive cella *singola*
  - FLASH cancella e riscrive un *blocco di celle*





2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Tecnologie a fusibili

- Funzione definita con collegamenti metallici o di silicio *molto sottili* (fusibili o antifusibili)
- Una *corrente elevata* brucia il fusibile e crea un *circuito aperto*
  - Nell'antifusibile *forma la connessione*
- Richiede circuiti per inviare correnti elevate ai fusibili
  - Operazione eseguita generalmente prima del montaggio
- Programmazione permanente
- Usate per PLA o FPGA di *bassa complessità* ma *robuste* a radiazioni e rumore


2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Tecnologia antifusibile

- Sottile strato isolante (silicio amorfo)
- Una *tensione elevata* perfora il dielettrico e stabilisce un *collegamento* tra due strati di metallo
- Programmazione permanente




2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Logiche programmabili

- Sviluppo e fabbricazione di circuiti integrati
  - Classi di prodotto
  - Costi e tempi
  - Stili di progetto
- Componenti programmabili
  - Struttura generale
  - Strutture base
  - Tecnologie e classificazione
  - Esempi di componenti complessi
  - Evoluzione tecnologica

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Architetture FPGA recenti

- Miglioramenti nelle interconnessioni (routing)
  - Strati di metallo (collegamenti) multipli
  - Analisi/ottimizzazione dei ritardi
- Blocchi per funzioni speciali (HW)
  - Sommatori, moltiplicatori, ALU, …
  - Memorie (RAM statica)
  - Processori programmati con LUT (NIOS, Microblaze)
  - Processori realizzati su silicio (ARM CORTEX multi-core, …)
    → **Programmable System-On-Chip** (PSOC)
  - Controllori e periferiche complessi (Ethernet, CAN, …)
- Parametri elettrici di I/O programmabili
  - Ottimizzazione di consumo/prestazioni

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Esempio di FPGA: Altera Stratix 4



2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Evoluzione logiche programmabili

- Punti chiave dei miglioramenti
  - Velocità e complessità
  - Processori
  - Analogica



1995

- 0.6 µm - 2 lev Al
- 5 M transistors
- 15 MHz clock
- I/O – 30 Mbs

2000

- 0.18 µm - 7 level Al
- 200 M transistors
- 100 MHz clock
- I/O – 622 Mbs
- DLL clock mgmt
- 266 MHz DDR
- 0.1% partial reconf.

2005

- 70 nm - 10 level Cu
- 500 M transistors
- 750 MHz clock
- 1.5 GHz processor
- Mixed signal blocks
- I/O – 10 Gbps
- Clock modules <50 ps clock skew
- 750 MHz QDR
- 35 % partial reconf.


2010

- 28 nm, 10 level Cu
- 2 B transistors
- 750 MHz clock
- 1.5 GHz processor
- Mixed signal blocks
- I/O – 10 Gbps
- Clock modules <50 ps clock skew
- 1.3 GHz QDR
- 35 % partial reconf.

2025

- 3-5 nm, 12+ level Cu
- 3-4 B transistors
- 1+ GHz clock (fabric)
- 2+ GHz processor
- 7000+ DSP slices
- Mixed signal blocks
- I/O – 128 Gbps
- PCIe Gen6 / CLX 3.1
- DDR5 / HBM2E/3
- AI/ML engines/tensor
- Clock modules <10 ps clock skew
- AES-GCM-256 crypto
- 50+ % partial reconf.

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Livelli di complessità (2016)

	Spartan™ UltraScale+™	Artix UltraScale+	Kintex UltraScale+	Kintex UltraScale+ Gen 2	Virtex UltraScale+	Virtex™ UltraScale+™
Celle logiche	219000	308000	1843000	491000	3780000	3780000
BlockRAM	6,8Mb	10,5Mb	60,8Mb	18,1Mb	94,5Mb	94,5Mb
DSP Slices	384	1200	3528	1872	12288	12288
DSP (FIR)	—	—	6,3TMACs	3,3TMACs	22TMACs	22TMACs
Transceivers	8	12	32	24	128	128
Velocità transcceivers	16,3Gb/s	16,3Gb/s	32,75Gb/s	32,75Gb/s	32,75Gb/s	32,75Gb/s
Bandwidth	261Gb/s	391Gb/s	2,1Tb/s	768Gb/s	8,4Tb/s	8,4Tb/s
Velocità memoria	4266Mb/s	2400Mb/s	2666Mb/s	4266Mb/s	2666Mb/s	2666Mb/s
Interfaccie Esterne PCI	x8 Gen4	x8 Gen4*	Gen3x16 / Gen4x8	2x Gen4x8 + 1x Gen4x4	Gen3x16	Gen3x16
Analog	Yes	Yes	Yes	Yes	Yes	Yes
I/O Pins	572	304	668	516	832	832

Da https://www.amd.com/en/products/adaptive-socs-and-fpgas/fpga.html


2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Parte digitale di sistemi elettronici: come?

- Application-specific integrated circuit (ASIC)
  - Prestazioni *ottimali*
  - Adatto per *grandi produzioni* (costi di progetto!)
- Processore + programmazione software
  - Funzioni *complesse*
  - Possibilità di *modifiche*
- Logiche programmabili
  - Adatte per *piccole/medie* produzioni


2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Domande riepilogative

- Quale tecnologia utilizza raggi UV per la cancellazione nelle EPROM?
- Come cambia la tensione di soglia in un transistore FLOTOX programmato?
- Qual è il principale svantaggio delle ROM mascherate rispetto alle EPROM?
- Perché le flash NAND sono preferite per le memorie di massa rispetto alle NOR?
- Cosa s'intende per «ciclo P/E» nelle memorie flash?
- Fenomeno fisico alla base della cancellazione elettrica nelle EEPROM FLOTOX?
- Come viene organizzata logicamente una cella flash di tipo NAND?
- Perché le flash NOR mantengono un ruolo critico nei microcontrollori?
- Qual è la funzione del gate di controllo nelle celle a gate flottante?
- Come influisce la tecnologia 3D sulla densità delle memorie flash?
- Perché le interfacce seriali SPI sono vantaggiose per memorie flash embedded?
- Quale parametro elettrico limita il numero di cicli di scrittura nelle flash NAND?
- Differenza fondamentale tra configurazione volatile e non volatile in un FPGA?


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Domande riepilogative

- Come viene realizzata una funzione logica combinatoria mediante LUT?
- Perché le tecnologie antifusibile sono preferite in ambienti spaziali?
- Quale componente permette di implementare logica sequenziale in un CLB?
- Come viene risolto il problema del routing in FPGA moderne?
- Vantaggio principale delle architetture PSOC rispetto alle FPGA tradizionali?
- Perché i transceiver ad alta velocità sono critici nelle FPGA moderne?
- Come viene ottimizzato il consumo energetico nelle celle di I/O programmabili?
- Quale evoluzione tecnologica ha permesso di aumentare la densità delle LUT?
- Perché i moltiplicatori hardware sono inclusi nelle FPGA avanzate?
- Qual è la funzione principale dei blocchi BlockRAM nelle FPGA?
- Come differisce l'approccio AND-OR di una PLA da quello a LUT?
- Perché alle FPGA basate su SRAM serve un sistema di configurazione esterno?
- Quali vantaggi offre l'integrazione di core di processori nelle FPGA moderne?

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Argomenti di approfondimento individuale

- A1) Cella EEPROM
- A2) Segnali di controllo in EEPROM FLASH e temporizzazione varie operazioni
- A3) Temporizzazione operazioni in FLASH seriale

2024–2025 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Cella EEPROM

A1

- Difficile controllare con precisione il valore della tensione di soglia
- Dopo la cancellazione si potrebbe avere $V_{\mathrm{th}} < 0\,\mathrm{V}$ → MOS sempre in conduzione!

➔ Cella con 2 transistori

- Densità ≪ rispetto ad EPROM




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Organizzazione della SAMSUNG K9K8G08U0M flash NAND


A2

- Block: Unità di cancellazione
- Page: Unità indirizzabile per Read/Write



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Architettura NAND flash da 2 Gb



[Fonte: Micron, 2006]


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

NAND FLASH: Descrizione segnali di controllo

Symbol	Signal	Description
ALE	Address latch enable	When ALE is HIGH, addresses are latched into the NAND Flash address register on the rising edge of the WE# signal.
CE#	Chip enable	If CE is not asserted, the NAND Flash device remains in standby mode and does not respond to any control signals.
CLE	Command latch enable	When CLE is HIGH, commands are latched into the NAND Flash command register on the rising edge of the WE# signal.
R/B#	Ready/busy#	If the NAND Flash device is busy with an ERASE, PROGRAM, or READ operation, the R/B# signal is asserted LOW. The R/B# signal is open drain and requires a pull-up resistor.
RE#	Read enable	RE# enables the output data buffers.
WE#	Write enable	WE# is responsible for clocking data, address, or commands into the NAND Flash device.

[Fonte: Micron, 2006]

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Flash NAND a confronto con NOR: segnali di I/O

A2

- La flash NAND usa *I/O multiplati* (I/O[7:0] in tabella) per i segnali di controllo e di dato
  - Operazioni in flash NAND: comando → indirizzo → dato
- La flash NOR usa *bus separati* per dati e indirizzi


NAND Flash: 24 Pins (x16)		**NOR Flash: 41 Pins**	
I/O device-type interface, composed of:		Random-access interface, typically composed of:	
CE#	Chip enable	CE#	Chip enable
WE#	Write enable	WE#	Write enable
RE#	Read enable	OE#	Output enable
CLE	Command latch enable	D[15:0]	Data bus
ALE	Address latch enable	A[20:0]	Address bus
I/O[7:0]	Data bus (I/O[15:0} for x16 parts)	WP#	Write protect
WP#	Write protect		
R/B#	Ready/busy		
PRE	Power-on read enable (useful for system boot)		

[Fonte: Micron, 2006]

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Operazione di lettura

A2




[Fonte: Micron, 2006]

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Operazione di cancellazione

A2




[Fonte: Micron, 2006]

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Operazione di programmazione

A2




[Fonte: Micron, 2006]

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Timing FLASH seriale: lettura

A3


Read Array – 0Bh Opcode



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Timing FLASH seriale: scrittura byte


A3



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Timing FLASH Seriale: scrittura pagina

A3



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini